1. Jurnal[kembali]
2. Alat dan Bahan [kembali]
2.1 Alat [kembali]
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2.2 Bahan (proteus) [kembali]
a. IC 74LS112 (J-K Flip-Flop)
Gambar 3. JK Flip-Flop
b. CD4013B (D Flip-Flop)
Gambar 4. D Flip-Flop
c. Power DC
Gambar 5 Power DC
d. Switch (SW-SPDT)
Gambar 6. Switch
e. Logicprobe atau LED
Gambar 7. Logic Probe
Prinsip Rangkaian:
Flip-Flop
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.
a. J-K Flip-Flop
Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
b. D Flip-Flop
D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
4. Video [kembali]
5. Analisa [kembali]
1. Bagamana jika B0 dan B1 diberi logika 0, apa yang terjadi?
Apabila B0 dan B1 diberi logika nol semua output pada JK flip-flop dan D flip-flop akan berlogika satu.
2. Bagaimana jika B3 tidak dihubungkan pada rangkaian?
Ketika B3 tidak dihubungkan maka pada rangkaian akan masih tetap berjalan seperti biasa, tetapi untuk kondisi tertentu akan menghasilkan output yang berbeda daripada ketika B3 disambungkan.
3. Jelaskan apa yang dimaksud dengan kondisi toggle, not change, dan kondisi terlarang pada flip-flop!
- Kondisi toggle yaitu ketika ouput Q dan Q' berubah-ubah dan berkebalikan dari kondisi sebelum dipicu.
- Kondisi not change yaitu ketika output Q dan Q' akan sama dengan input yang diberikan.
- Kondisi terlarang yaitu kondisi yang terjadi ketika input J dan K sama-sama berlogika nol sehingga flip-flop hanya menerima input dari input set dan input reset maka ouputnya akan berlogika satu
Tidak ada komentar:
Posting Komentar